PCテクノロジートレンド 2022 – CPU編

2022年の幕開けに、パーソナルコンピュータのハードウェア技術の動向を占う「PCテクノロジートレンド」をお届けする。本稿はCPU編だ。Intelは2021年の最後に投入したAlder Lakeにて、ついにAMDのRyzen 5000シリーズを超える性能をたたき出してきた。そして2022年は反撃に出るAMD、追撃を狙うIntelと、さらに動きの激しい年になりそうだ。

＊＊＊

プロセス編に引き続き、次はCPU編である。ちなみにであるが、実質的には殆ど新製品を投入してこなかったVIA Technologiesであるが、傘下のCentaur TechnologyをIntelに1億2,500万ドルで売却したことが2021年11月4日に公表された。なおこれはTWSE(台湾証券交易所)の公告で、VIA Technologies/Intel共にこの件に関してはリリースは出ていない。

この買収でIntelはCentaur Technologiesの社員(全員ではなく、いくらか:some of Centaur’s employees)をIntelに移籍させている。その一方で、Centaurがこれまで開発してきたIPに関しては引き続きVIA Technologiesが権利を保有している。なのでVIA Technologiesは引き続きVIA Nanoなどを販売する事は可能だが、現実問題としてはもう新コアの開発は出来ないし、VIA Technologies自身もArmベースのソリューションビジネスに転換しており、今後x86の新コアが出てくることは無いだろう。

この結果、Intel及びAMD以外のベンダーとしては、VIA Technologies経由でCentaurからIPライセンスを受けていた中国Zhaoxin、AMDからIPライセンスを受けた中国Hygon、それと旧RiSE Technologyを買収したSiSから、SiS550シリーズ(RiSE mP6ベースのSoC)の資産を丸ごと買収、自社でこれを拡張して提供中の台湾DM&Pだけとなってしまった。そんなわけでCPU編はIntelとAMDのみである。

• Photo01: 2007年に車に撥ねられ、足を骨折した状態で保護され、病院に入院してた子。行きがかり上、退院後に里親さんのところに行くまでの間、ウチで保護する事に。

Intel CPU(Photo01)

2021年11月に無事リリースされたAlder Lake。性能レビューは既にお届けした通りで、性能的には十分Ryzen 5000シリーズを突き放すものになっている。

とはいえ、色々無理というか急いで作った感も否めないのは事実だ。RMMAによる分析を見ると、Front Endはピークで6命令/cycle、実効でも5命令/cycle(いずれもx86命令換算)のDecoderを持ち、実際Decode Throughputだけ見たらAlder LakeはRocket LakeとかZen 3比で25%位IPCが上がっても不思議ではない。ところが実際の性能は、例えば判りやすいところでDhrystone 1Tの結果を見ると、確かに高いといえば高いがそれでも10%台の伸びに留まっているあたりは、まだ内部的なボトルネックがある感じだ。RMMAのいくつかの結果や、Sandraの結果でもそうした傾向がみられる。判りやすいのはSandraのInter-Thread Latencyだろうか？ なんというか、全体的に遅い。Local L2のアクセスも遅いし、L3経由は更に遅くなっている。理由の一つはHybrid Architectureの採用で、E-Core側のLatencyが足を引っ張っているというあたりかと思うが、まだ改良の余地が結構多そうというのが率直な感想だ。

それと先にIntelのProcessの所でも述べたが、Intel 7は確かに14nm++に比べればずっと良いが、思ったほどにトランジスタ密度は上がっていないし、動作周波数の上限そのものは14nm++と大差ない感じで、Alder Lakeはその枠内で精一杯の構成という感じがひしひしとする。その意味では、次のRaptor Lakeでコア数増加とか動作周波数向上を狙う余地は、Intel 7には無いともいえる。なんというか、Alder LakeはIntel 7の枠内での最大性能を出すように設計された、という感じだ。

そのAlder Lake、間もなく開催されるCESにおいて、恐らくは追加SKUの発表がなされると思われる。そもそも2021年11月に発表されたのは、こちらに示した様に、Core i5/7/9の、それも倍率ロック無しのK/KFのみである。当然Kなしの通常版SKUとか、TDPを引き下げた省電力向けのT SKUがあるはずだし、Core i3やPentium/Celeron向けも後追いかもしれないが追加する必要がある。

さてこのCore i3以下に関してであるが、これをTSMCのN5で生産という話がある。理由は簡単で、Intel 7の生産能力はそれほど高くないと思われるからだ。こちらの記事でも書いたが、2021年第4四半期でのK SKUの出荷個数は数十万個に過ぎない。IntelはいまだにAlder Lakeのダイサイズ(でもWaferでもいいのだが)を開示してくれないので正確なところは判らないのだが、Rocket Lakeが220平方mm近く。Alder Lakeは仮に200平方mmと仮定すると、300mmウェハ1枚からとれるダイの数は300個そこそこだろう。Yieldが十分に高いとしてもこれはウェハ数千枚(下手をすると1,000枚程度？)程度。まぁYieldがやや低いとして2,000枚程度というあたりだろうか？ 2021年11月の出荷までにどのくらいの期間作り貯めたかは不明だが、多分現状でも月産で数千枚のオーダー(それも3,000枚には達しない程度)であろう。月産2,000枚生産できれば、3カ月で6,000枚。ウェハあたり300個で180万個という数字になって、「2022年第1四半期末までには200万個以上を出荷する」にかなり近いが、実際には不良のものもあるから、もう少し多めに作って月産3,000枚、3カ月で9,000枚/270万個のチップを製造し、出荷が200万個+αというあたりがリアリティのある数字だろう。

で、3カ月で200万個というのは、まったくもって十分な数字とは言えない。まだ2021年通期の数字が出ていないので、2021年第3四半期の数字で言えば、CCG(Client Computing Group)の売上は$9664M。ASPの絶対的な金額は勿論未公開だが、例えばCore i7-12700KのASPは$399～$409だから$400とすると、全量Core i7-12700Kだったとしても2,400万個ほど売らないとこの売上には達しない。勿論実際にはこんなにASPは高くない($200台には行かないだろう)事を考えると、5,000万個とはいわないまでもそれに近い数字のチップを量産する必要があり、Intel 7の製造量は一桁足りていない。かといって、TigerLakeやIceLake-SPで使われた10nm SuperFinでは動作周波数が足りないし、今更14nmに戻すという案もない。その結果が、Alder LakeのLow End(Celeron～Core i3)グレードのTSMCへの生産委託という形になったのだと思う。

元々Intel 7というのは、ほぼTSMC N7Pにほぼ近いスペックになっており、これをN5に切り替える事でエリアサイズを45%削減し、消費電力20%削減ないし動作周波数15%向上が得られる。もともとDesktop向けのAlder Lakeには8P+8E構成以外に6C+0E構成がある(Photo02)という話がこちらで公開されており、TSMCに委託するのはこの6C+0E+32EUの製品とみられる。要するにCore i3以下だ。P-Coreを2つ、E-Coreを全部抜くと、ダイサイズは仮にIntel 7を使ったままでも160平方mm程度に収まるだろうし、これをN5に移行するとエリアサイズ45%減だから100平方mmを切って90平方mm前後になる。すると1枚の300mmウェハから700個以上が取れる計算になり、外部委託をしても十分ペイするところまでチップ原価が落ちるとみられる。おまけに取れる数が多いから、例えば月産1万枚の生産で700万個、3カ月で2,100万個が確保できる。まもなく14nm世代の製品は受注中止になりそうだが、受注中止が即出荷停止という訳ではなく暫くは14nm世代製品も出荷が続くわけで、この14nm分(やMobile向けの10nm)分も合わせれば、5,000万個近い出荷を維持する事は難しくないだろう(問題はTSMCのN5で月産1万枚も確保できているのか？ というあたりだろう)。こちらの投入は、早ければ第1四半期中に始まるかもしれない。

• Photo02: Mobile向けは2C+8Eと6C+8Eで、ただしGPUは96EUとなる。AというのはAtomの意味で、要するにE-Coreの事である。

さて、その次がRaptor Lakeである。実はRaptor Lakeのコード名は昨年から明らかになっていた。最初に明確に示されたのは、SATA-IOのProduct Listページである(Photo03)。この最後にPCHが2つあるのだが、どちらも”Codename Alder-Raptor Lake PCH-S SATA Controller”となっており、Alder LakeとRaptor LakeでPCHが同じであることを示唆していた。その後、あちこちから情報が出るようになっており、もうRaptor Lakeの存在はかなり確実である。

• Photo03: 赤枠部に注目。

そのRaptor Lake、先にも述べたがTSMCのN3での製造になると見られている。理由は2つあり

• Alder LakeはZen 3には勝てるが、TSMC N5に移行したZen 4には勝てない。だからといってIntel 7のままではこれ以上の性能向上は難しい。
• Intel 4は何しろ2023年前半の量産開始だから、製品投入は早くて2023年前半末、実際には2023年後半までもつれ込むかもしれない。Intel 4そのものがどこまで順調かもまだ不確定要素が強いから更に遅れる可能性もある。という事は、Intel 4を使う限りにおいてはZen 4と競合できる製品が出てくるのが2023年以降になってしまい、ほぼAMDの1年遅れになってしまう。これはマーケット的に宜しくない。かといってTSMC N5は既にAlder Lakeで埋まっているからRaptor Lakeを加えるのはかなり厳しい。

というあたりだ。ただし、Alder Lakeを完全にRapter Lakeで置き換えできるか？ というと、これも難しい様に思う。理由はTSMC N3のキャパシティだ。先にProcessの所で服部毅氏の記事をご紹介したが、AMDへの嫌がらせ以前の段階でIntelとしてはFab18Bのキャパシティを必要なら全部ほしい位に先端プロセスへの製造能力が足りていない。これが充足されるのは、現在Intelがアリゾナに建設中のFabが稼働する2024年以降だろう。少なくとも2022～2023年はTSMC頼りにならざるを得ない。

ただ、筆者は個人的にN3は疑問に思っていた。というのは、先にTSMCのプロセスの所で説明したように、N3の量産そのものは2022年第2四半期にスタートする見込みだが、Apple以外の量産は2023年にずれると見られているからだ。むしろN4あるいはN4Pの方が可能性は高い様に思われた訳だ。ただこういう報道もあるあたり、案外なんとか確保できるのかもしれない。

というわけでプロセスに関してはN3で行くようだが、その他の構成に関してここまでに伝わってきた情報では

• 最大構成はP-Core×8+E-Core×16の24コア、32Thread。
• DDR4/DDR5の両対応。DDR5-5600まで対応。
• Alder LakeとSocket Compatible

といったところだ。コアそのものは、若干手が入るとは言え、基本的にはAlder LakeのGolden Cove+Gracemontと大きく差はないようだ。若干の改良程度であろうか。むしろ設計チームとしては、これまでIntel向けに設計していたコアをTSMCのN3に対応させる作業で大わらわだろう。

他に確定情報ではないが、TSMCのプロセスにすることで多少消費電力は減るかもしれない。加えて、DLVR(Digital Linear Voltage Regulator)をパッケージ側に搭載するかも、という話も出ている。これはIntelが2021年7月に取得した特許に記載されている話で、CPUのパッケージの中にFIVR(Fully Integrated Voltage Regurator)なりDLVRを搭載する事で電源供給の効率を改善しようというもので、特許に記された例で言えばコアに40Aの電流が流れる際に、最大で25%の消費電力効率改善が可能、としている(Photo04)。これがRaptor Lakeに搭載されるのではないか？という話だ。

• Photo04: 特許の図より。40Aあたりまでは効率が上がるのだが、その先どんどん効率が落ちてゆくのは、まぁ仕組みを考えれば無理もない。

ただこの特許の意味するところは、負荷が中くらいの場合に、本来コアが駆動に必要な電圧と実際に供給される電圧の間にミスマッチがあり、これをオンチップの電圧レギュレータでカバーする事で、無駄な電圧アップを防ぐという話である。なんでミスマッチがあるかと言えば、PMIC(Power Management IC)がパッケージの外にあり、ここにCPUコアからリクエストを出し、負荷に応じて電圧を変化させてもらうとどうしても時間が掛かる。そこで、CPU側は常時必要な電圧よりも少し高めに電圧を要求しておき、急に電圧を上げる必要があっても、PMICにリクエストを出して反映されるまでのマージンを稼いでおく訳だが、オンパッケージで2ndの電圧レギュレータを置くことで、必要とする電圧に近い電圧を迅速に供給できるようになる事で、無駄に電圧を高めに要求する必要がなくなる。結果としてロスが減り、最大で25%もの消費電力削減になる、という話である。ただこれは、電圧変動が発生する中くらいの負荷の場合には効果的であるが、フル駆動している時は電圧変化もへったくりもなく、常に最大設定の電圧になるから、例えばPhoto04で70Aの場合だと改善率は0になっているのが判る。その意味では、Mobile向けには有用だし、DesktopでもT SKUとかには喜ばれるかもしれないが、フルパワー駆動のK SKUのTDP(というか、PL1やPL2)を下げるのには全く貢献しない。

もともとIntelはHaswell世代でFIVRをCPUパッケージに統合し、Skylake世代でこれを外したという経緯がある。これはオンチップのFIVRでは、大電力の場合には効率よく扱えるが、小電力時には効率が落ちる(これは主にインダクタンスのパッケージの制限に起因する)ためだ。AMDはこのあたりを割り切って、LDOレギュレータを実装するという形にしており、両社の対応が見事に異なるのがちょっと面白い。

話を戻すと、Raptor LakeにこのDLVRが本当に搭載されるのかはちょっと謎である。実装しても不思議ではないのだが、これをTSMCのプロセスを使うRaptor Lakeでやるのか？ というのは結構謎で、むしろ次のMeteor Lakeでやりそうな気がする。

最後がMeteor Lakeであるが、こちらはまだ具体的な話は出ていない。ただ、例えばデコーダはPeak 6命令/cycleといいつつSustainedでは5命令/cycleあったが、ここに手が入ってもう少しSustainedのDecode命令数が増えるとか、CacheのLatencyが下がるなどの改良は期待してもよさそうな感じだ。またこの世代では完全モジュール構成になり、CPU Die、I/O Die、GPU DieがFoverosでパッケージング化される、という話である。

このパッケージ、Intel 4の発表の際のスライドでは、CPU、PCH、GPUの3つのダイの様に描かれていたが、実際には図1の様にCPU Tile、SoC Tile、GT Tileのほかに、PCIeやThunderboltのコントローラを収めたIOE Tileもあるらしい。

• 図1

もっとも図1はMobile向けで、Desktop向けの場合はIOE Tileが省かれる可能性もあるのだが。筆者としてはもっと積極的に、例えばCPU TileもP-CoreのTileとE-CoreのTileが別々になったりするのかと思ったのだが、そこまでの分割はしないようだ。

またSoC Tileであるが、どうもこのMeteor Lakeの世代ではGNAが廃され、代わりにIntelが買収したMovidiusのAIコアが入る、という噂もある。Intel GNAは高い性能/消費電力比を誇るものの、絶対的な処理性能はかなり低めであり、なのでIntelの提供するOpenVINO経由で使おうとしても、性能が足りないという話はちょくちょく聞く。まぁOpenVINOを利用するようなアプリケーションはGNAには向かない、という話でもあるのが、この辺りの底上げを図るにあたりGNAを強化するのではなく、既にComputeStickなどで広く使われているMovidiusのコアに切り替えることにしたのかもしれない。

さてこのMeteor LakeそのものはFoverosでパッケージングされる。Intelが2021年12月11日に発表した”Intel Breakthroughs Propel Moore’s Law Beyond 2025″というリリースの中の動画を見ると、Foverosを利用する例(Photo05)はどうみてもMeteor Lakeであり、これがもっと多数のTileを組み合わせたり(Photo06)、様々なサイズのTileをまとめたり(Photo07)出来るとしている。Meteor Lakeはあくまでもコンシューマ向けのTile構成のプロセッサの第1世代ということで安全策を取ったコンサバティブな構成で、さらなるTileの細分化はMeteor Lakeの次以降、という事なのかもしれない。

• Photo05: 左からCPU、I/O、GPUという説明。

• Photo06: こうなると、例えばP-CoreとE-Coreを別Tileに振り分けできるかもしれない。

• Photo07: 積み木パズル感が高いのはなぜだろう？

Processの所でも述べた様に、このMeteor LakeはIntel 4である。ただこうしたMulti-Tileの場合、「どれがIntel 4で製造か？」というのは謎である。例えばCPU TileとGPU TileはIntel 4でも、SoC TileとIOE TileはIntel 7とかいう可能性も無くはない。このあたりの詳細は、もう少し待たないと判らないだろう。